Die Master-Thesis hat das Vorhaben, die DFKI GmbH durch Überführen des bestehenden VHDL-Integrationsprozesses zur kontinuierlichen VHDL-Integration zu unterstützen, mit dem Primärziel einer früheren Rückmeldung des Integrationsstatus.
Vortragsdetails
Code Coverage und Unit Tests sowie automatisiertes Bauen von VHDL Projekten mit Hilfe eines Build Servers
In der Regel sind die Vorträge Teil von Lehrveranstaltungsreihen der Universität Bremen und nicht frei zugänglich. Bei Interesse wird um Rücksprache mit dem Sekretariat unter sek-ric(at)dfki.de gebeten.
